142427562

Produkter

AM3352BZCZA100

Kort beskrivning:

– mDDR: 200 MHz klocka (400 MHz datahastighet)
– DDR2: 266 MHz klocka (532 MHz datahastighet)
– DDR3: 400 MHz klocka (800 MHz datahastighet)
– DDR3L: 400 MHz klocka (800 MHz datahastighet)
– 16-bitars databuss
– 1 GB totalt adresserbart utrymme


Produktdetalj

Produkttaggar

Funktioner

Upp till 1 GHz Sitara™ ARM® Cortex®
-A8 32-bitars RISC-processor
– NEON™ SIMD-samprocessor
– 32KB L1-instruktion och 32KB datacache med enstaka fel

Upptäckt

– 256KB L2-cache med felkorrigeringskod (ECC)
– 176KB On-Chip Boot ROM
– 64KB dedikerat RAM
– Emulering och felsökning - JTAG
– Avbrottskontroller (upp till 128 avbrottsbegäranden)
On-Chip-minne (Delat L3 RAM)
– 64 KB RAM för allmänt bruk på chipminneskontroller (OCMC).
– Tillgänglig för alla mästare
– Stöder retention för snabb väckning
Externa minnesgränssnitt (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L

Kontroller

– mDDR: 200 MHz klocka (400 MHz datahastighet)
– DDR2: 266 MHz klocka (532 MHz datahastighet)
– DDR3: 400 MHz klocka (800 MHz datahastighet)
– DDR3L: 400 MHz klocka (800 MHz datahastighet)
– 16-bitars databuss
– 1 GB totalt adresserbart utrymme
– Stöder en x16 eller två x8 minnesenhetskonfigurationer
– General-Purpose Memory Controller (GPMC)
– Flexibelt 8-bitars och 16-bitars asynkront minnesgränssnitt med upp till sju chipval (NAND, NOR, Muxed-NOR, SRAM)
– Använder BCH-kod för att stödja 4-, 8- eller 16-bitars ECC
– Använder Hamming-kod för att stödja 1-bitars ECC
– Error Locator Module (ELM)
– Används tillsammans med GPMC för att lokalisera adresser till datafel från syndrompolynom genererade med en BCH-algoritm
– Stöder 4-, 8- och 16-bitars per 512-byte blockfelsplats baserat på BCH-algoritmer
Programmerbart realtidsenhetsdelsystem och industriellt kommunikationsundersystem (PRU-ICSS)
– Stöder protokoll som EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ och mer
– Två programmerbara realtidsenheter (PRU)
– 32-bitars Load/Store RISC-processor som kan köras på 200 MHz
– 8KB instruktions-RAM med enkelfelsdetektering (paritet)
– 8KB data-RAM med enkelfelsdetektering (paritet)
– Encykels 32-bitars multiplikator med 64-bitars ackumulator
– Förbättrad GPIO-modul ger ShiftIn/Out-stöd och parallell spärr på extern signal
– 12KB delat RAM-minne med enfelsdetektering (paritet)
– Tre 120-byte registerbanker tillgängliga för varje PRU
– Interrupt Controller (INTC) för hantering av systeminmatningshändelser
– Lokal sammankopplingsbuss för anslutning av interna och externa masters till resurserna inuti PRU-ICSS
– Kringutrustning inuti PRU-ICSS:
– En UART-port med flödeskontrollstift,
Stöder upp till 12 Mbps
– En Enhanced Capture (eCAP)-modul
– Två MII Ethernet-portar som stöder industri
Ethernet, såsom EtherCAT
– En MDIO-port
Ström-, återställnings- och klockhanteringsmodul (PRCM).
– Styr in- och utgången av standby- och djupsömnlägen
– Ansvarig för sömnsekvensering, Power Domain Switch-Off Sequencing, Wake-Up Sequencing och Power Domain Switch-On Sequencing
– Klockor
– Integrerad 15- till 35-MHz högfrekvens
Oscillator Används för att generera en referensklocka för olika system- och perifera klockor
– Stöder individuell klocka aktivera och inaktivera
Kontroll för delsystem och kringutrustning till
Underlätta minskad strömförbrukning
– Fem ADPLL:er för att generera systemklockor
(MPU-undersystem, DDR-gränssnitt, USB och kringutrustning [MMC och SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD-pixelklocka)


  • Tidigare:
  • Nästa: